(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開2003-152085 (P2003-152085A)

(43)公開日 平成15年5月23日(2003.5.23)

(51) Int.Cl.7		歐別記号	FΙ		Ŧ	-73-1*(参考)
HOlL	21/822		HO1L	27/04	H	5 F O 3 3
	21/3205				С	5 F O 3 8
	27/04			21/88	S	
					к	

審査請求 未請求 請求項の数10 OL (全 31 頁)

(21)出願番号	特顧2001-347887(P2001-347887)	(71)出頭人	000005223	
			富士通株式会社	
(22)出顧日	平成13年11月13日(2001.11.13)	神奈川県川崎市中原区上小田中4丁目1番		
			1号	
		(72)発明者	松原大介	
			神奈川県川崎市中原区上小田中4丁目1番	
			1号 富士通株式会社内	
		(72)発明者	山内 英彰	
			神奈川県川崎市中原区上小田中4丁目1番	
			1号 富士通株式会社内	
		(74)代理人	100087479	
			弁理士 北野 好人 (外1名)	
			最終頁に続く	


(54) [発明の名称] 半導体装置及びその製造方法

(57)【要約】

【課題】 MIM容量へのノイズの結合を防止し得る半 導体装置及びその製造方法を提供する。

【解決手段】 半導体基板10と、半導体基板の上方に 形成され、下部電極34と、下部電極上に形成された容 最絶縁膜36と、容量絶縁膜上に形成された上部電極3 8とを有する容量素子40と、少なくとも容量素子の上 方又は下方に形成されたシールド層14、58と、容量 秦子とシールド層との間に形成され、下部電極又は上部 電極に電気的に接続された引き出し配線層22、50と を有し、シールド層及び引き出し配線層に、それぞれ複 数の孔16、60が形成されている。

本発明の第1実施形態による半導体装置を示す断面図



į۲

【特許請求の範囲】

【請求項1】 半導体基板と、

前記半導体基板の上方に形成され、下部電極と、前記下 部電極上に形成された容量絶縁膜と、前記容量絶縁膜上 に形成された上部電極とを有する容量素子と、

1

少なくとも前記容量素子の上方又は下方に形成されたシ ールド層と、

前記容量素子と前記シールド層との間に形成され、前記 下部電極又は前記上部電極に電気的に接続された引き出 し配線層とを有し、

前記シールド層及び前記引き出し配線層に、それぞれ複数の孔が形成されていることを特徴とする半導体装置。

【請求項2】 請求項1記載の半導体装置において、 前記シールド層及び前記引き出し配線層が、メッシュ状 のパターンになっていることを特徴とする半導体装置。

【請求項3】 請求項2記載の半導体装置において、 前記シールド層のパターンと前記引き出し配線層のパタ ーンとが、互いにずれていることを特徴とする半導体装置。

【請求項4】 請求項1乃至3のいずれか1項に記載の 20 半導体装置において、

前記容量素子の下方の前記半導体基板に、前記シールド 層を隔てて形成された半導体素子を更に有することを特 徴とする半導体装置。

【請求項5】 請求項1乃至4のいずれか1項に記載の 半導体装置において、

前記容量素子の少なくとも上方又は下方に、前記シール ド層を隔てて形成された配線層を更に有することを特徴 とする半導体装置。

【請求項6】 請求項1乃至5のいずれか1項に記載の 30 半導体装置において、

前記シールド層が、前記半導体基板に埋め込まれていることを特徴とする半導体装置。

【請求項7】 請求項1乃至6のいずれか1項に記載の 半導体装置において、

前記容量素子の周囲に、前記容量素子の上面の高さとほぼ等しい高さを有する絶縁膜が形成されていることを特徴とする半導体装置。

【請求項8】 請求項1乃至7のいずれか1項に記載の 半導体装置において、

前記容量素子のパターンは、前記容量素子の内側の部分を構成する第1の基本パターンと、前記容量素子の周縁を含む部分を構成する第2の基本パターンと、前記容量素子の角を含む部分を構成する第3の基本パターンとが、それぞれ複数組み合わさって構成されていることを特徴とする半導体装置。

【請求項9】 半導体基板と、

前記半導体基板の上方に形成され、下部電極と、前記下 部電極上に形成された容量絶縁膜と、前記容量絶縁膜上 に形成された上部電極とを有する容量素子と、 前記容量素子の下方に形成された下部シールド層と、前記容量素子の上方に形成された上部シールド層と、前記容量素子と前記下部シールド層との間に形成され、前記下部電極に電気的に接続された下部電極引き出し配線層と、

前記容量素子と前記上部シールド層との間に形成され、前記上部電極に電気的に接続された上部電極引き出し配線層とを有し、

前記下部シールド層、前記上部シールド層、前記下部電極引き出し配線層及び前記上部電極引き出し配線層に、それぞれ複数の孔が形成されており、

前記下部シールド層と前記下部電極引き出し配線層との間の寄生容量と、前記上部シールド層と前記上部電極引き出し配線層との間の寄生容量とが、ほぼ等しくなるように、前記下部シールド層と前記下部電極引き出し配線層とが対向する部分の面積と、前記上部シールド層と前記上部電極引き出し配線層とが対向する部分の面積とが、それぞれ設定されていることを特徴とする半導体装置。

【請求項10】 半導体基板の上方に、下部電極と、前 記下部電極上に形成された容量絶縁膜と、前記容量絶縁 膜上に形成された上部電極とを有する容量素子を形成す る工程を有する半導体装置の製造方法において、 前記容量素子を形成する工程の前に、複数の孔が形成さ れた下部シールド層を形成する工程と、複数の孔が形成 された下部電極引き出し配線層を形成する工程とを有

前記容量素子を形成する工程の後に、複数の孔が形成された上部電極引き出し配線層を形成する工程と、複数の 孔が形成された上部シールド層を形成する工程とを有す ることを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置及びその製造方法に係り、特にMIM(Metal-Insulator-Metal))容量を有する半導体装置及びその製造方法に関する。

[0002]

【従来の技術】アナログ回路を有するLSI等において 0 は、容量素子が重要な構成要素である。

【0003】従来は、ポリシリコン層や不純物拡散層等 を電極として用いて容量素子が構成されていたが、近時 では、MIM容量という容量素子が注目されている。

【0004】MIM容量は、金属より成る一対の電極の間に容量絶縁膜を挟んで構成された容量素子である。MIM容量は、容量精度の向上や、周波数特性の向上を図ることが可能であるため、大きな注目を集めている。

[0005]

【発明が解決しようとする課題】しかしながら、上述し 50 た容量素子は、いずれも外来ノイズの影響を受けやすか

った。このため、容量素子に対してノイズの影響を受け にくくする技術が特望されていた。

【0006】本発明の目的は、MIM容量へのノイズの 結合を防止し得る半導体装置及びその製造方法を提供す ることにある。

[0007]

【課題を解決するための手段】上記目的は、半導体基板と、前記半導体基板の上方に形成され、下部電極と、前記下部電極上に形成された容量絶縁膜と、前記容量絶縁膜上に形成された上部電極とを有する容量素子と、少な 10 くとも前記容量素子の上方又は下方に形成されたシールド層と、前記容量素子と前記シールド層との間に形成され、前記下部電極又は前記上部電極に電気的に接続された引き出し配線層とを有し、前記シールド層及び前記引き出し配線層に、それぞれ複数の孔が形成されていることを特徴とする半導体装置により達成される。

【0008】また、上記目的は、半導体基板と、前記半 導体基板の上方に形成され、下部電極と、前記下部電極 上に形成された容量絶縁膜と、前記容量絶縁膜上に形成 された上部電極とを有する容量素子と、前記容量素子の 20 下方に形成された下部シールド層と、前記容量素子の上 方に形成された上部シールド層と、前記容量素子と前記 下部シールド層との間に形成され、前記下部電極に電気 的に接続された下部電極引き出し配線層と、前記容量素 子と前記上部シールド層との間に形成され、前記上部電 極に電気的に接続された上部電極引き出し配線層とを有 し、前記下部シールド層、前記上部シールド層、前記下 部電極引き出し配線層及び前記上部電極引き出し配線層 に、それぞれ複数の孔が形成されており、前記下部シー ルド層と前記下部電極引き出し配線層との間の寄生容量 30 と、前記上部シールド層と前記上部電極引き出し配線層 との間の寄生容量とが、ほぼ等しくなるように、前記下 部シールド層と前記下部電極引き出し配線層とが対向す る部分の面積と、前記上部シールド層と前記上部電極引 き出し配線層とが対向する部分の面積とが、それぞれ殷 定されていることを特徴とする半導体装置により達成さ れる。

【0009】また、上記目的は、半導体基板の上方に、下部電極と、前記下部電極上に形成された容量絶縁膜と、前記容量絶縁膜上に形成された上部電極とを有する 40 容量素子を形成する工程を有する半導体装置の製造方法において、前記容量素子を形成する工程の前に、複数の孔が形成された下部シールド層を形成する工程と、複数の孔が形成された下部電極引き出し配線層を形成する工程とを有し、前記容量素子を形成する工程の後に、複数の孔が形成された上部電極引き出し配線層を形成する工程と、複数の孔が形成された上部電極引き出し配線層を形成する工程と、複数の孔が形成された上部シールド層を形成する工程とを有することを特徴とする半導体装置の製造方法により達成される。

[0010]

【発明の実施の形態】 [第1実施形態] 本発明の第1実施形態による半導体装置及びその製造方法を図1乃至図19を用いて説明する。

【0011】(半導体装置)まず、本実施形態による半導体装置について図1乃至図3を用いて説明する。図1は、本実施形態による半導体装置を示す断面図である。図2及び図3は、本実施形態による半導体装置を示す平面図である。図1は、図2及び図3のA-A'線断面図である。

【0012】図1に示すように、例えばシリコンより成る半導体基板10上には、例えばSiO』より成る層間 絶縁膜12が形成されている。

【0013】層間絶縁膜12には、Cuより成る下部シールド層14が埋め込まれている。下部シールド層14 は、容量素子、即ちMIM容量40にノイズが結合するのを防止するためのものである。

【0014】下部シールド層14には、図2 (a) に示すように、複数の孔16が形成されている。下部シールド層14は、メッシュ状のパターンになっている。下部シールド層14のメッシュ状のパターンのピッチは、例えば1μmに設定されている。

【0015】下部シールド層14が埋め込まれた層間絶縁膜12上には、SiNより成るキャップ層18が形成されている。

【0016】キャップ層18上には、例えばSiO,より成る層間絶縁膜20が形成されている。

【0017】層間絶縁膜20には、Cuより成る下部電極引き出し配線層22が埋め込まれている。

【0018】下部電極引き出し配線層22には、図2 (a)に示すように、複数の孔24が形成されている。 下部電極引き出し配線層22は、メッシュ状のパターン になっている。下部電極引き出し配線層22のパターン のピッチは、下部シールド層14のパターンのピッチと 等しく設定されている。

【0019】下部電極引き出し配線層22のメッシュ状のパターンと、下部シールド層14のメッシュ状のパターンとは、図2(a)に示すように、互いに半ピッチ(1/2ピッチ)ずれている。

【0020】下部電極引き出し配線層22が埋め込まれた層間絶縁膜20上には、SiNより成るキャップ層24が形成されている。

【0021】キャップ層24上には、例えばSiO,より成る層間絶縁膜26が形成されている。

【0022】層間絶縁膜26及びキャップ層24には、 下部電極引き出し配線層22に達するビア28が埋め込まれている。

【0023】また、層間絶縁膜26には、下部電極裏打ち配線層30が埋め込まれている。下部電極裏打ち配線層30には、図2(b)に示すように、複数の孔32が50 形成されている。下部電極裏打ち配線層30は、メッシ

ュ状のパターンになっている。下部電極裏打ち配線層3 0のパターンのピッチは、下部シールド層14や下部電極引き出し配線層22のパターンのピッチと等しく設定されている。

【0024】ピア28及び下部電極裏打ち配線層30は、同一のCu層により一体に形成されている。

【0025】下部電極裏打ち配線層30上には、TiNより成る下部電極34と、SiOより成る容量絶縁膜36と、TiNより成る上部電極38とが形成されている。これら下部電極34、容量絶縁膜36及び上部電極1038により、MIM容量40が構成されている。

【0026】また、MIM容量40の周囲の領域の層間 絶縁膜26上には、SiNより成るキャップ層42が形成されている。キャップ層42上には、SiOより成る絶縁膜44が形成されている。絶縁膜44は、キャップ層42をパターニングする際に、ハードマスクとして機能するものである。絶縁膜44の上面の高さは、MIM容量40の上面の高さとほぼ等しくなっている。MIM容量40の周囲に、MIM容量40の上面とほぼ等しい高さを有する絶縁膜44が形成されているのは、MIM容量40及び絶縁膜44上に、表面の高さが全体として均一な層間絶縁膜46を形成するためである。

【0027】MIM容量40、キャップ層42、及び絶縁膜44が形成された層間絶縁膜26上には、層間絶縁膜46が形成されている。

【0028】層間絶縁膜46には、MIM容量40の上部電極38に達するピア48が埋め込まれている。

【0029】また、層間絶縁膜46には、上部電極引き出し配線層50が埋め込まれている。上部電極引き出し配線層50には、図3に示すように複数の孔52が形成30されている。上部電極引き出し配線層50は、メッシュ状のパターンになっている。上部電極引き出し配線層50のパターンのピッチは、例えば1μmに設定されている。

【0030】ピア48及び上部電極引き出し配線層50は、同一のCu層により一体に形成されている。

【0031】上部電極引き出し配線層50が埋め込まれた層間絶縁膜46上には、SiNより成るキャップ層54が形成されている。

【0032】キャップ層54上には、例えばSiO,より成る層間絶縁膜56が形成されている。

【0033】層間絶縁膜56には、Cuより成る上部シールド層58が埋め込まれている。上部シールド層58には、図3に示すように、複数の孔60が形成されている。上部シールド層58は、メッシュ状のパターンになっている。上部シールド層58のパターンのピッチは、上部電極引き出し配線層50のパターンのピッチと等しく設定されている。また、上部シールド層58のパターンと、上部電極引き出し配線層50のパターンとは、互いに半ピッチずれている。

【0034】上部シールド層58が埋め込まれた層間絶 縁膜56上には、SiNより成るキャップ層62が形成 されている。

【0035】こうして、本実施形態による半導体装置が構成されている。

【0036】下部シールド層14、下部電極引き出し配 線層22、下部電極裏打ち配線層30、上部電極引き出 し配線層50、及び上部シールド層58のメッシュ状の パターンの幅やピッチは、以下のような点を考慮して設 定することが望ましい。

【0037】まず、所定の設計ルールを満たすことが望ましい。具体的には、パターンの最小幅、最大幅、最小面積、最大面積、面積占有率等の設計ルールを満たすことが望ましい。

【0038】また、下部シールド層14や上部シールド 層58については、十分なシールド効果が得られるよう にパターンの幅やパターンのピッチを設定することが望 ましい。近年の半導体装置の動作周波数は100MHz 程度が一般的であり、ハイエンドのプロセッサでは動作 周波数が1GHz程度のものも存在する。将来的には、 動作周波数が10GHz程度まで向上することも考えら れる。動作周波数を10GHzとすると、動作周波数の 10倍の高調波成分は100GHzとなり、動作周波数 の100倍の高調波成分は1THzとなる。また、RF アプリケーションの使用周波数は、数百MH z~数十G Hz程度である。そうすると、半導体装置の動作周波数 やRFアプリケーションの使用周波数の高調波成分は、 高くても1THz程度と考えられる。ここで、1THz の高調波成分を波長に換算すると、100 µ m以上であ る。メッシュ状のパターンのピッチを1μmに設定した 場合、メッシュ状のパターンのピッチは、上述した高周 波成分の波長の1/100程度である。よって、シール ド層のメッシュ状のパターンのピッチを例えば1μm以 下に設定すれば、シールド層をベタ状に形成した場合と 同様のシールド効果が得られると考えられる。

【0039】本実施形態による半導体装置は、MIM容量の上方や下方にシールド層が形成されていることに主な特徴の一つがある。

【0040】従来の半導体装置では、MIM容量にノイ 40 ズが結合してしまうことがあったが、本実施形態によれ ば、MIM容量の上方や下方にシールド層が形成されて いるため、MIM容量にノイズが結合するのを防止する ことができる。

【0041】また、本実施形態による半導体装置は、シールド層や引き出し配線層等のパターンがメッシュ状になっていることにも主な特徴の一つがある。

【0042】近年では、配線の面積占有率を所定の設計 ルールの範囲内、例えば30%~80%の範囲内に収め ることが要求されている。殊に、Cu配線等の場合に 50 は、アルミ配線等の場合より配線の面積占有率に関する

設計ルールが厳しく、例えば20μm□の微小領域内でも配線の面積占有率を所定の範囲内に収めることが要求されている。シールド層や引き出し配線層のパターンをベタ状に形成した場合には、配線の面積占有率が局所的に100%になってしまう。このため、単にシールド層や引き出し配線層をベタ状に形成した場合には、所定の設計ルールを満たすことができない。

【0043】これに対し、本実施形態では、下部シールド層14、下部電極引き出し配線層22、下部電極裏打ち配線層30、上部電極引き出し配線層50、及び上部 10シールド層58のパターンがいずれもメッシュ状に形成されている。このため、本実施形態によれば、所定の設計ルールを満たしつつ、MIM容量にノイズが結合するのを防止することができる。

【0044】また、本実施形態による半導体装置は、下部シールド層14のメッシュ状のパターンと下部電極引き出し配線層22のメッシュ状のパターンとの位置関係が、互いに半ピッチずれていること、また、上部電極引き出し配線層50のメッシュ状のパターンと上部シールド層58のメッシュ状のパターンとの位置関係も互いに20半ピッチずれていることにも、主な特徴の一つがある。

【0045】シールド層のメッシュ状のパターンと引き出し配線層のメッシュ状のパターンとの相対的な位置関係が一致している場合には、シールド層と引き出し配線層との対向面積が大きくなり、シールド層と引き出し配線層との間に、ある程度の大きさの寄生容量が存在し、電気的特性に悪影響を及ぼす。

【0046】これに対し、本実施形態によれば、下部シ ールド層14のメッシュ状のパターンと下部電極引き出 し配線層22のメッシュ状のパターンとの相対的な位置 30 関係が、互いに半ピッチずれているため、下部シールド 層14と下部電極引き出し配線層22との対向面積が小 さくなり、下部シールド層14と下部電極引き出し配線 層22との間の寄生容量を極めて小さくすることができ る。また、本実施形態によれば、上部電極引き出し配線 層50のメッシュ状のパターンと上部シールド層58の メッシュ状のパターンとの相対的な位置関係が、互いに 半ピッチずれているため、上部電極引き出し配線層50 と上部シールド層58との対向面積が小さくなり、上部 電極引き出し配線層50と上部シールド層58との間の 40 寄生容量を極めて小さくすることができる。このため、 本実施形態によれば、寄生容量を小さく抑えつつ、ノイ ズがMIM容量40に結合するのを防止することができ る。

【0047】(半導体装置の製造方法)次に、本実施形態による半導体装置の製造方法を図4乃至図19を用いて説明する。図4乃至図19は、本実施形態による半導体装置の製造方法を示す工程断面図である。図4(a)は平面図であり、図4(b)及び図4(c)は断面図である。図4(b)は、図4(a)のA-A'線断面図である。図4(b)は、図4(a)のA-A'線断面図で

ある。図5 (a) は断面図であり、図5 (b) は平面図 であり、図5 (c) は断面図である。図5 (a) は、図 5 (b) のA-A' 線断面図である。図6 (a) は平面 図であり、図6(b)及び図6(c)は断面図である。 図7(a)は断面図であり、図7(b)は平面図であ る。図7(a)は、図7(b)のA-A'線断面図であ る。図8 (a) は平面図であり、図8 (b) 及び図8 (c) は断面図である。図8(a)は、図8(b)のA -A' 線断面図である。図9 (a) は平面図であり、図 9 (b) 及び図9 (c) は断面図である。図9 (b) は、図9 (a) のA-A' 線断面図である。図10 (a) 及び図10 (b) は断面図であり、図10 (c) は平面図である。図10(b)は、図10(c)のA-A'線断面図である。図11(a)は平面図であり、図 11 (b) は断面図である。図12 (a) 乃至図13 (b) は断面図である。図14(a)は断面図であり、 図14 (b) は平面図である。図14 (a) は平面図で あり、図14(b)は断面図である。図15(a)は平 面図であり、図15 (b) は断面図である。図15 (b) は、図15 (a) のA-A' 線断面図である。図 16 (a) 及び図16 (b) は、断面図である。図17 (a) 及び図17 (b) は平面図である。図18 (a) 乃至図19は断面図である。図18 (a)は、図17 (b)のA-A'線断面図である。

【0048】まず、例えばシリコンより成る半導体基板 10上に、プラズマCVD法により、例えば膜厚600 nmのSiO,より成る層間絶縁膜12を形成する(図 4(a)及び図4(b)参照)。

【0049】次に、全面に、スピンコート法により、レジスト膜64を形成する。

【0050】次に、フォトリソグラフィ技術を用い、レジスト膜64をパターニングする。これにより、レジスト膜64にメッシュ状のパターンが形成される。

【0051】次に、レジスト膜64をマスクとして、層間絶縁膜12をエッチングする。これにより、層間絶縁膜12に、下部シールド層14を埋め込むためのメッシュ状の溝66が形成される。

【0052】次に、図4(c)に示すように、全面に、めっき法により、例えば厚さ600nmのCu層68を形成する。Cu層68は、下部シールド層14を形成するためのものである。

【0053】次に、図5(a)に示すように、CMP法により、層間絶縁膜12の表面が露出するまで、Cu層を研磨する。これにより、層間絶縁膜12に形成されたメッシュ状の溝66内に、Cuより成る下部シールド層14が埋め込まれる。

【0054】こうして、図5(b)に示すように、メッシュ状のシールド層14が形成される。

は平面図であり、図4(b)及び図4(c)は断面図で 【0055】次に、図5(c)に示すように、全面に、ある。図4(b)は、図4(a)のA-A'線断面図で 50 プラズマCVD法により、例えば厚さ50nmのSiN

より成るキャップ層18を形成する。

【0056】次に、全面に、例えばSiO、より成る層 間絶縁膜20を形成する(図6(a)及び図6(b)参

【0057】次に、全面に、スピンコート法により、レ ジスト膜68を形成する。

【0058】次に、フォトリソグラフィ技術を用い、レ ジスト膜68をパターニングする。これにより、レジス ト膜68に、メッシュ状のパターンが形成される。

【0059】次に、レジスト膜68をマスクとして、層 10 間絶縁膜20をエッチングする。これにより、層間絶縁 膜20に、下部電極引き出し配線層22を埋め込むため のメッシュ状の溝70が形成される。

【0060】次に、図6 (c) に示すように、全面に、 めっき法により、厚さ600nmのCu層72を形成す る。Cu層72は、下部電極引き出し配線層22を形成 するためのものである。

【0061】次に、CMP法により、層間絶縁膜20の 表面が露出するまで、Cu層72を研磨する。これによ り、層間絶縁膜20に形成されたメッシュ状の溝70内 20 に、Cuより成る下部電極引き出し配線層22が埋め込 まれる (図7(a)参照)。

【0062】こうして、図7 (b) に示すように、メッ シュ状のシールド層22が形成される。

【0063】次に、全面に、例えば厚さ50nmのSi Nより成るキャップ層24を形成する。

【0064】次に、全面に、例えばSiO,より成る層 間絶縁膜26を形成する(図8(a)及び図8(b)参 照)。

ジスト膜74を形成する。

【0066】次に、フォトリソグラフィ技術を用い、レ ジスト膜をパターニングする。これにより、レジスト膜 74に、層間絶縁膜26に達する開口部76が形成され

【0067】次に、レジスト膜74をマスクとして、層 間絶縁膜26をエッチングする。これにより、層間絶縁 膜26に、キャップ層24に達するコンタクトホール7 8が形成される(図8(c)参照)。

【0068】次に、全面に、スピンコート法により、レ 40 及びTiN膜37より成る積層膜39が形成される。 ジスト膜80を形成する(図9(a)及び図9(b)参 照)。

【0069】次に、フォトリソグラフィ技術を用い、レ ジスト膜80をパターニングする。これにより、レジス ト膜80に、メッシュ状のパターンが形成される。

【0070】次に、レジスト膜80をマスクとして、層 間絶縁膜26をエッチングする。これにより、層間絶縁 膜26に、ピア28及び下部電極裏打ち配線層30を埋 め込むためのメッシュ状の溝82が形成される。

【0071】次に、図9 (c) に示すように、コンタク 50 39より成るMIM容量40が形成される(図13

トホール78内に露出しているキャップ層24をエッチ ングする。こうして、下部電極引き出し配線層22に達 するコンタクトホール78が形成される。

【0072】次に、図10 (a) に示すように、全面 に、めっき法により、厚さ600nmのCu層84を形 成する。Cu層84は、下部電極裏打ち配線層30及び ピア28を形成するためのものである。

【0073】次に、CMP法により、層間絶縁膜26の 表面が露出するまで、Cu層84を研磨する。こうし て、層間絶縁膜26に形成された溝82内にCuより成 るメッシュ状の下部電極裏打ち配線層30が埋め込まれ るとともに、コンタクトホール78内にCuより成るビ ア28が埋め込まれる(図10(b)、図10(c)参 ...

【0074】次に、全面に、プラズマCVD法により、 厚さ50nmのSiNより成るキャップ層42を形成す る (図11 (a) 及び図11 (b) 参照)。

【0075】次に、全面に、プラズマCVD法により、 膜厚150nmのSiO,より成る絶縁膜44を形成す る。絶縁膜44は、キャップ層42をエッチングする際 に、ハードマスクとして機能するものである。

【0076】次に、全面に、スピンコート法により、レ ジスト膜86を形成する。この後、フォトリソグラフィ 技術を用い、レジスト膜86に開口部88を形成する。

【0077】次に、レジスト膜86をマスクとして、絶 縁膜44をエッチングする。

【0078】次に、絶縁膜44をマスクとして、キャッ プ層42をエッチングする。

【0079】次に、図12 (a) に示すように、全面 【0065】次に、全面に、スピンコート法により、レ 30 に、スパッタ法により、膜厚70nmのTiN膜33を 形成する。TiN膜33は、下部電極34を形成するた めのものである。

> 【0080】次に、全面に、プラズマCVD法により、 膜厚30nmのSiO,膜35を形成する。SiO,膜3 5は、容量絶縁膜36を形成するためのものである。

> 【0081】次に、全面に、スパッタ法により、膜厚1 00nmのTiN膜37を形成する。TiN膜37は、 上部電極38を形成するためのものである。

【0082】こうして、TiN膜33、SiO₂膜35

【0083】次に、全面に、スピンコート法により、レ ジスト膜90を形成する。この後、フォトリソグラフィ 技術を用い、レジスト膜90をパターニングする (図1 2 (b) 参照)。レジスト膜90は、積層膜39をMI M容量40の形状にパターニングするためのものであ る。

【0084】次に、レジスト膜90をマスクとして積層 膜39をエッチングする。絶縁膜44は、表面の高さを 均一化するスペーサとして機能する。こうして、積層膜 (a)参照)。

【0085】次に、図13 (b) に示すように、全面に、例えば高密度プラズマCVD法により、膜厚2000nmのSiO,より成る層間絶縁膜46を形成する。MIM容量40の上面の高さと絶縁膜44の上面の高さとがほぼ等しいため、層間絶縁膜46の表面の高さは全体としてほぼ均一になる。

11

【0086】なお、MIM容量40が形成されている領域と絶縁膜44が形成されている領域との間の部分では、図13(b)に示すように、層間絶縁膜46の表面 10に凹み92が生じるが、層間絶縁膜46の表面の高さが全体としてほぼ均一になるため、後工程で層間絶縁膜46の表面をCMP法により均一に研磨することが可能である。

【0087】次に、CMP法により、層間絶縁膜46の 表面を研磨する。これにより、表面が平坦化された層間 絶縁膜46が得られる(図14(a)及び図14(b) 参照)。

【0088】次に、全面に、スピンコート法により、レジスト膜94を形成する(図15 (a) 及び図15 (b) 参照)。

【0089】次に、フォトリソグラフィ技術を用い、レジスト膜94をパターニングする。これにより、レジスト膜94に、コンタクトホール98を形成するための開口部96が形成される。

【0090】次に、レジスト膜94をマスクとして、層間絶縁膜46をエッチングする。これにより、層間絶縁膜46に、MIM容量40の上部電極38に達するコンタクトホール98が形成される(図16(a)参照)。

【0091】次に、フォトリソグラフィ技術を用い、層 30 間絶縁膜46に、メッシュ状の溝100を形成する(図 16(b)参照)。メッシュ状の溝100は、層間絶縁膜46に、上部電極引き出し配線層50を埋め込むためのものである。

【0092】次に、全面に、めっき法により、例えば厚さ600nmのCu層を形成する。Cu層は、コンタクトホール98内にピア48を埋め込むとともに、メッシュ状の溝100内に上部電極引き出し配線層50を埋め込むためのものである。

【0093】次に、CMP法により、層間絶縁膜46の 40 表面が露出するまでCu層の表面を研磨する。こうして、コンタクトホール98内にCuより成るピア48が埋め込まれるとともに、メッシュ状の溝100内に上部電極引き出し配線層50が埋め込まれる。こうして、メッシュ状の上部電極引き出し配線層50が形成される(図1-7(a)参照)。

【0094】次に、全面に、プラズマCVD法により、 厚さ50nmのSiNより成るキャップ層54を形成す る。

【0095】次に、全面に、プラズマCVD法により、

膜厚600nmのSiOzより成る層間絶縁膜56を形成する(図17(b)及び図18(a)参照)。

【0096】次に、全面に、スピンコート法により、レジスト膜102を形成する。

【0097】次に、リソグラフィ技術を用い、レジスト 膜102をパターニングする。これにより、レジスト膜 102に、メッシュ状の溝104を形成するためのパタ ーンが形成される。

【0098】次に、レジスト関102をマスクとして、 層間絶縁膜56をエッチングする。これにより、層間絶 縁膜56に、上部シールド層58を埋め込むためのメッ シュ状の溝104が形成される。

【0099】次に、図18 (b) に示すように、全面に、めっき法により、厚さ600nmのCu層106を形成する。

【0100】次に、CMP法により、層間絶縁膜56の表面が露出するまでCu層106を研磨する。これにより、メッシュ状の溝104内にCuより成る上部シールド層58が埋め込まれる(図19参照)。

20 【0101】次に、全面に、厚さ150nmのSiNより成るキャップ層62を形成する。

【0102】こうして、本実施形態による半導体装置が製造される。

【0103】本実施形態による半導体装置の製造方法は、MIM容量40が形成される領域の周囲に、MIM容量40の上面の高さとほぼ等しい高さを有する絶縁膜44を形成し、MIM容量40を形成した後に、絶縁膜44を除去することなく、層間絶縁膜46を形成することに主な特徴がある。

【0104】配線層等の材料としてCu等を用いる場合には、ダマシン法を用いて層間絶縁膜に配線層等を埋め込むが、ダマシン法を用いて層間絶縁膜に配線層等を埋め込むためには、層間絶縁膜の表面が平坦であることが必要である。MIM容量の上方に単に層間絶縁膜を形成した場合、MIM容量の上方で層間絶縁膜の表面が盛り上がってしまい、層間絶縁膜の表面に段差が生じてしまう。この場合に層間絶縁膜の表面に生じる段差は、CMP法により平坦化し得る限界を超えるものである。このため、MIM容量の上方に単に層間絶縁膜を形成した場合には、ダマシン法を用いて層間絶縁膜に配線層等を埋め込むことは困難であった。

【0105】なお、配線層等の材料としてエッチングが容易な材料を用いる場合には、ダマシン法を用いる必要がないため、表面に段差が生じた層間絶縁膜上に配線層等を形成することは可能である。しかし、表面に段差が生じた層間絶縁膜上に配線層等を形成した場合には、配線層等に断線が生じる虞があり、高い信頼性を得ることができない。また、表面に段差が生じていると、フォトリソグラフィにおける焦点深度を確保することが困難でする。

) あるため、微細なパターンを形成することは困難であ

る。このため、従来は、MIM容量を形成しうる層は、 最上層付近に限定されていた。

【0106】これに対し、本実施形態によれば、MIM 容量40の周囲に、MIM容量40の上面とほぼ等しい 高さを有する絶縁膜44を形成するため、層間絶縁膜4 6の表面がMIM容量40の上方で盛り上がってしまう のを防止することができ、層間絶縁膜46の表面の高さ を全体としてほぼ均一にすることができる。このため、 本実施形態によれば、層間絶縁膜46の表面をCMP法 上部電極引き出し配線層50等を層間絶縁膜46等に埋 め込むことが可能となる。従って、本実施形態によれ ば、上部電極引き出し配線層50等の材料としてCu等 を用いることが可能となる。

【0107】また、本実施形態によれば、表面の平坦な 層間絶縁膜46に上部電極引き出し配線層50を埋め込 むことができるので、上部電極引き出し配線層50に断 線等が生じるのを防止することができ、高い信頼性を得 ることが可能となる。

【0108】また、本実施形態によれば、MIM容量4 0上に層間絶縁膜46等を平坦に形成することが可能と なるため、MIM容量40より上層に微細パターンを形 成することが可能となり、最上層付近に限定されること なくMIM容量40を形成することが可能となる。

【0109】また、本実施形態によれば、最上層付近に 限定されることなくMIM容量40を形成することがで きるため、MIM容量40や上部電極引き出し配線層5 0の上方に上部シールド層58等を形成することも可能 となる。

【0110】また、本実施形態によれば、絶縁膜44 は、キャップ層42をパターニングするためのハードマ スクを兼ねるものである。従って、本実施形態によれ ば、工程の増加を招くことなく、表面の高さがほぼ均一 な層間絶縁膜46を形成することが可能となる。

【0111】 (変形例(その1)) 次に、本実施形態の 変形例(その1)による半導体装置を図20を用いて説 明する。図20は、本変形例による半導体装置を示す断 面図である。

【0112】本変形例による半導体装置は、MIM容量 40aの上部電極38aの厚さが200nmと厚く設定 40 されていることに主な特徴がある。

【0113】図20に示すように、層間絶縁膜26に配 線層108が埋め込まれている場合、上層の配線層 (図 示せず)と配線層108とを電気的に接続するため、配 線層108に達するコンタクトホール110を形成する ことが必要となる。

【0114】配線層108に達するコンタクトホール1 10は、キャップ層42をエッチングストッパとして層 間絶縁膜46及び絶縁膜44をエッチングし、更に、露 出したキャップ層42をエッチングすることにより形成 50 ることができる。

される。

【0115】しかし、MIM容量40aの上部電極38 aに達するコンタクトホール98の深さに比べて、配線 層108に達するコンタクトホール110の深さの方が 深いため、コンタクトホール110を形成する過程で、 コンタクトホール98内に露出したMIM容量40aの 上部電極38aの表面がエッチングされる場合があり得 る。この場合、MIM容量40aの上部電極38aの厚 さが薄いと、コンタクトホール98がMIM容量40a により平坦化することが可能となり、ダマシン法により 10 の上部電極38aを突き抜けて、容量絶縁膜36にまで 達してしまうこととなる。

> 【0116】そこで、本変形例では、MIM容量40a の上部電極38aの厚さを厚く設定することにより、コ ンタクトホール110を形成する過程でコンタクトホー ル98がMIM容量40aの上部電極38を突き抜けて 容量絶縁膜36に達してしまうのを防止している。

> 【0117】なお、上部電極38aを厚く形成するのに 伴い、絶縁膜44についても厚く形成し、絶縁膜44の 高さとMIM容量40aの高さとを等しく設定すること が望ましい。

> 【0118】このように本変形例によれば、MIM容量 40aの上部電極38aが厚く形成されているため、配 線層108に達する深いコンタクトホール110を形成 する場合であっても、コンタクトホール98がMIM容 量40aの上部電極38を突き抜けて容量絶縁膜36に 達してしまうのを防止することができる。

> 【0119】(変形例(その2))次に、本実施形態の 変形例(その2)による半導体装置を図21を用いて説 明する。図21は、本変形例による半導体装置を示す断 面図である。

> 【0120】本変形例による半導体装置は、MIM容量 40 b上に、エッチングストッパ膜112が形成されて いることに主な特徴がある。

> 【0121】図21に示すように、本変形例では、MI M容量40b上にSiNより成る膜厚50nmのエッチ ングストッパ膜112が形成されている。

> 【0122】図20に示す半導体装置では、MIM容量 40aの上部電極38aを厚く形成することにより、コ ンタクトホール98がMIM容量40bの上部電極38 aを突き抜けて容量絶縁膜36に達してしまうのを防止 していたが、本変形例では、MIM容量40bの上部電 極38b上にエッチングストッパ膜112を形成するこ とにより、コンタクトホール98がMIM容量40bの 上部電極38bを突き抜けて容量絶縁膜36に達してし まうのを防止している。

> 【0123】このように、MIM容量40b上にエッチ ングストッパ膜112を形成することによっても、コン タクトホール98がMIM容量40bの上部電極38b を突き抜けて容量絶縁膜36に達してしまうのを防止す

【0124】 [第2実施形態] 本発明の第2実施形態に

よる半導体装置を図22を用いて説明する。図22は、 本実施形態による半導体装置のパターンのレイアウトを 示す平面図である。図1乃至図21に示す第1実施形態 による半導体装置及びその製造方法と同一の構成要素に は、同一の符号を付して説明を省略または簡潔にする。

15

【0125】本実施形態による半導体装置は、MIM容 量、引き出し配線層、シールド層等が形成される領域 が、内部の基本プロック114と、周辺部の基本プロッ ク116と、コーナー部の基本ブロック118とに区分 10 されており、これらの基本ブロック114、116、1 18を適宜組み合わせることによりMIM容量、引き出 し配線層及びシールド層等が構成されていることに主な 特徴がある。

【0126】内部の基本ブロック114は、MIM容量 40の内側の部分を構成する基本プロックである。内部 の基本プロック114のパターンは、MIM容量40の 内側の部分を構成する基本パターン40,1と、上部電極 引き出し配線層50の内側の部分を構成する基本パター ン50,1と、上部シールド層58の内側の部分を構成す 20 る基本パターン58点と、下部電極裏打ち配線層30の 内側の部分を構成する基本パターン(図示せず)と、下 部電極引き出し配線層22の内側の部分を構成する基本 パターン(図示せず)と、下部シールド層14の内側の 部分を構成する基本パターン(図示せず)とにより構成 されている。なお、下部電極裏打ち配線層30の内側の 部分を構成する基本パターンの形状及び下部電極引き出 し配線層22の内側の部分を構成する基本パターンの形 状は、上部電極引き出し配線層50の内側の部分を構成 する基本パターン50,1の形状と等しく設定されてい る。また、下部シールド層14の内側の部分を構成する 基本パターンの形状は、上部シールド層58の内側の部 分を構成する基本パターン58,1の形状と等しく設定さ れている。

【0127】周辺部の基本ブロック116は、MIM容 量40の周縁を含む部分を構成する基本プロックであ る。周辺部の基本ブロック116のパターンは、MIM 容量40の周縁部を含む部分を構成する基本パターン4 0,2と、上部電極引き出し配線層50の周縁を含む部分 を構成する基本パターン50,2と、上部シールド層58 40 の周縁を含む部分を構成する基本パターン58。」と、下 部電極裏打ち配線層30の周縁を含む部分を構成する基 本パターン (図示せず) と、下部電極引き出し配線層2 2の周縁を含む部分を構成する基本パターン(図示せ ず)と、下部シールド層14の周縁を含む部分を構成す る基本パターン(図示せず)とにより構成されている。 下部電極裏打ち配線層30の周縁を含む部分を構成する 基本パターンの形状、及び下部電極引き出し配線層22 の周縁を含む部分を構成する基本パターンの形状は、上

基本パターン50,2の形状と等しく設定されている。ま た、下部シールド層14の周縁を含む部分を構成する基 本パターンの形状は、上部シールド層58の周縁を含む 部分のパターンを構成する基本パターン58.,の形状と 等しく設定されている。

【0128】コーナー部の基本プロック118は、MI M容量40の角を含む部分を構成する基本ブロックであ る。コーナ一部の基本ブロック118のパターンは、M IM容量40の角を含む部分を構成する基本パターン4 0.,と、上部電極引き出し配線層50の角を含む部分を 構成する基本パターン50,,と、上部シールド層58の 角を含む部分を構成する基本パターン58,,と、下部電 極裏打ち配線層30の角を含む部分を構成する基本パタ ーン(図示せず)と、下部電極引き出し配線層22の角 を含む部分を構成する基本パターン(図示せず)と、下 部シールド層14の角を含む部分を構成する基本パター ン(図示せず)とにより構成されている。下部電極裏打 ち配線層30の角を含む部分を構成する基本パターンの 形状、及び下部電極引き出し配線層22の角を含む部分 を構成する基本パターンの形状は、上部電極引き出し配 線層50の角を含む部分を構成する基本パターン50。 の形状と等しく設定されている。また、下部電極引き出 し配線層22の角を含む部分を構成する基本パターンの 形状は、上部シールド層58の角を含む部分を構成する 基本パターン58,,の形状と等しく設定されている。

【0129】内部の基本ブロック114、周辺部の基本 ブロック116、及びコーナー部の基本ブロック118 の繰り返しピッチは、例えば1 umに設定されている。 ここで、繰り返しピッチとは、これらの基本プロック1 14、116、118のパターンを繰り返して配置する 際のピッチのことである。

【0130】内部の基本プロック114の基本パターン は、MIM容量40の内側の領域に、例えば横4列、縦 3列で配置されている。

【0131】また、周辺部の基本プロック116の基本 パターンは、MIM容量40の周縁を含む領域に、例え ば合計で14個配置されている。

【0132】また、コーナー部の基本プロック118の 基本パターンは、MIM容量40の角を含む領域に、合 計で4個配置されている。

【0133】このようにして基本プロック114、11 6、118のパターンを組み合わせると、例えば横5₄ m、縦4μmのMIM容量40のパターンが構成され る。なお、ここでは、基本プロック114、116、1 18のパターンの重ねしろは0 umに設定されている。 【0134】内部の基本ブロック114を1つ配置した 場合に得られるMIM容量40の容量値をC,とし、周 辺部の基本プロック116を1つ配置した場合に得られ るMIM容量40の容量値をC,とし、コーナ一部の基 部電極引き出し配線層50の周線を含む部分を構成する 50 本ブロック118を1つ配置した場合に得られるMIM 容量40の容量値を C_3 とし、内部の基本プロック114の配置数を n_1 、周辺部の基本プロックの配置数を n_2 、コーナー部の基本プロックの配置数を n_3 とこれらの基本プロック114、116、118を配置して得られるMIM容量40の容量値Cは、 $C_1 \times n_1 + C_2 \times n_3 + C_3 \times n_3$ で表される。

17

【0135】図22から分かるように、周辺部の基本プロック116におけるMIM容量40を構成する部分の基本パターン40,2の面積は、内部の基本プロック11 104におけるMIM容量40を構成する部分の基本パターン40,2の面積の1/2である。そうすると、周辺部の基本プロック116を1つ配置した場合に得られるMIM容量40の容量値C2は、

C, = C,/2 で表される。

 $C = C_1 \times n_1 + C_2 \times n_2 + C_3 \times n_3$ = $C_1 \times 12 + (C_1/2) \times 14 + (C_1/4) \times 4$ = $C_1 \times 20$

となる。

【0139】ここで、容量値 C_1 が例えば1pFである場合には、MIM容量40の容量値Cは、上記の式により例えば20pFと算出することができる。

【0140】このように、本実施形態によれば、各基本プロック114、116、118の配置により得られる容量値 C_1 、 C_1 、 C_2 、と、各基本プロック114、116、118の配置数 n_1 、 n_2 、 n_3 とにより、MIM容量40の容量値Cを容易に算出することができる。

【0141】なお、基本パターンの幅は、最大配線幅、最小配線幅、最小配線間隔、配線の面積占有率等の設計 30ルールを満足するように設定することが望ましい。例えば、最大配線幅の制限が2μm、最小配線幅の制限が0.3μm、配線の面積占有率の制限が20μm□領域内で30~80%である場合には、基本ブロックを配置する周期を1μm、配線幅を0.4μm、繰り返しピッチを1μmとすれば、最大配線幅の制限、最小配線幅の制限、最小配線間隔の制限等を十分満足し得る。この場合、内部の基本プロック114において、引き出し配線層やシールド層のパターンの面積占有率を、1μm□の領域内で例えば6 404%程度とすることができる。

【0142】また、図22から分かるように、周辺部の基本プロック116やコーナー部の基本プロック118では、内部の基本プロック114と比較して、配線の面積占有率が小さくなるが、1μm□程度の微小領域内における面積占有率は、必ずしも厳密に満たす必要はないため、特段の問題はない。1μm□の微小領域内における面積占有率を厳密に満たすことが必要な場合には、周辺部の基本プロック118にダミーパターンを配置するようにしてもよい。

*【0136】また、図22から分かるように、コーナー 部の基本プロック118におけるMIM容量40の部分 を構成する基本パターン40元の面積は、内部の基本プロック114におけるMIM容量40を構成する基本パターン40元の面積の1/4である。そうすると、コーナー部の基本プロック118を1つ配置した場合に得られるMIM容量40の容量値C元は、

 $C_1 = C_1/4$ で表される。

【0137】また、上述したように、本実施形態では、 内部の基本ブロック114の配置数n,は12であり、 周辺部の基本ブロック116の配置数n,は14であ り、コーナー部の基本ブロック118の配置数n,は4 個としている。

【0138】そうすると、MIM容量40の容量値Cは、

20 【0143】このように、本実施形態によれば、複数の 基本プロックを適宜配置することによりMIM容量、引 き出し配線層、及びシールド層等のパターンを構成する ことができるため、CAD等を用いてMIM容量、引き 出し配線層、及びシールド層等のパターンを容易に構成 することができる。

【0144】また、本実施形態によれば、各基本ブロックの配置により得られる容量値C₁、C₂、C₃と各基本ブロックの配置数n₁、n₂、n₃とから、容易にMIM容量の容量値Cを算出することができるため、設計の容易化を図ることができる。

【0145】(変形例)次に、本実施形態による半導体 装置の製造方法の変形例を図23を用いて説明する。図 23は、本変形例による半導体装置のパターンのレイア ウトを示す平面図である。

【0146】図23に示すように、本変形例による半導体装置は、MIM容量の大きさに対して、シールド層が一回り大きく形成されていることに主な特徴がある。

【0147】本変形例による半導体装置は、MIM容量

40等が形成される領域が、内部の基本プロック11 4、内側周辺部の基本プロック120、内側コーナー部 の基本プロック122、外側周辺部の基本プロック12 4、外側コーナー部の基本プロック126とに区分され ており、これら基本プロック114、120、122、 124、126を適宜組み合わせることによりMIM容 量40等が構成されていることに主な特徴がある。

【0148】内部の基本ブロック114については、図22を用いて上述した内部の基本ブロック114と同様であるため、ここでは説明を省略する。

【0149】内側周辺部の基本ブロック120は、MI 50 M容量40の周縁を含む部分を構成する基本ブロックで

ある。内側周辺部の基本プロック120のパターンは、 MIM容量40の周縁部を含む部分を構成する基本パタ ーン40,4と、上部電極引き出し配線層50aの内側の 部分を構成する基本パターン50,と、上部シールド層 58aの周縁を含む部分を構成する基本パターン58, と、下部電極裏打ち配線層(図示せず)の内側の部分を 構成する基本パターン(図示せず)と、下部電極引き出 し配線層(図示せず)の内側の部分を構成する基本パタ ーン(図示せず)と、下部シールド層(図示せず)の内 側の部分を構成する基本パターン (図示せず) とにより 構成されている。なお、下部電極裏打ち配線層の内側の 部分を構成する基本パターンの形状、及び下部電極引き 出し配線層の内側の部分を構成する基本パターンの形状 は、上部電極引き出し配線層50aの内側の部分を構成 する基本パターン5000の形状と等しく設定されてい る。また、下部シールド層の内側の部分を構成する基本 パターンの形状は、上部シールド層58aの周縁を含む 部分を構成する基本パターン58,0形状と等しく設定

されている。

19

【0150】内部コーナー部の基本プロック122は、 MIM容量40の角を含む部分を構成する基本ブロック である。コーナー部の基本プロック122のパターン は、MIM容量40の角を含む部分を構成する基本パタ ーン40ggと、上部電極引き出し配線層50aの内側の 部分を構成する基本パターン50, と、上部シールド層 58aの内側の部分を構成する基本パターン58,、と、 下部電極裏打ち配線層(図示せず)の内側の部分を構成 する基本パターン(図示せず)と、下部電極引き出し配 線層(図示せず)の内側の部分を構成する基本パターン (図示せず) と、下部シールド層(図示せず)の内側の 30 部分を構成する基本パターン(図示せず)とにより構成 されている。なお、下部電極裏打ち配線層の内側の部分 を構成する基本パターンの形状、及び、下部電極引き出 し配線層の内側の部分を構成する基本パターンの形状 は、上部電極引き出し配線層50aの内側の部分を構成 する基本パターン50gの形状と等しく設定されてい る。また、下部シールド層の内側の部分を構成する基本 パターンの形状は、シールド層58aの内側の部分を構 成する基本パターン58,5の形状と等しく設定されてい

【0151】外側周辺部の基本プロック124は、上部 電極引き出し配線層50aの周縁を含む部分を構成する 基本プロックである。外側周辺部の基本プロック124 のパターンは、上部電極引き出し配線層50aの周縁を 含む部分のパターンを構成する基本パターン50..と、 上部シールド層58aの周縁を含む部分のパターンを構 成する基本パターン58,と、下部電極裏打ち配線層 (図示せず) の周縁を含む部分のパターンを構成する基 本パターン(図示せず)と、下部電極引き出し配線層 (図示せず) の周縁を含む部分のパターンを構成する基 50 が、上部電極引き出し配線層50と上部シールド層58

本パターン(図示せず)と、下部シールド層(図示せ ず)の周縁を含む部分のパターンを構成する基本パター ン(図示せず)とにより構成されている。なお、下部電 極裏打ち配線層の周縁を含む部分のパターンを構成する 基本パターンの形状、及び下部電極引き出し配線層の周 緑を含む部分のパターンを構成する基本パターンの形状 は、上部電極引き出し配線層50aの周縁を含む部分の パターンを構成する基本パターン50,,の形状と等しく 設定されている。 また、 下部シールド層の周縁を含む部 分のパターンを構成する基本パターンの形状は、上部シ ールド層58aの周縁を含む部分のパターンを構成する 基本パターン58,0形状と等しく設定されている。

【0152】外側コーナー部の基本プロック126は、 上部電極引き出し配線層50aの角を含む部分を構成す る基本ブロックである。外部コーナー部の基本ブロック 124のパターンは、上部電極引き出し配線層50aの 角を含む部分を構成する基本パターン50,,と、上部シ ールド層58aの角を含む部分を構成する基本パターン 58,,と、下部電極裏打ち配線層(図示せず)の角を含 む部分を構成する基本パターン(図示せず)と、下部電 極引き出し配線層22の角を含む部分を構成する基本パ ターン (図示せず) と、下部シールド層 (図示せず) の 角を含む部分を構成する基本パターン(図示せず)とに より構成されている。なお、下部電極裏打ち配線層の角 を含む部分を構成する基本パターンの形状、及び下部電 極引き出し配線層の角を含む部分を構成する基本パター ンの形状は、上部電極引き出し配線層50aの角を含む 部分を構成する基本パターン50,,の形状と等しく設定 されている。また、下部シールド層の角を含む部分を構 成する基本パターンの形状は、上部シールド層58aの 角を含む部分を構成する基本パターン58,0形状と等 しく設定されている。

【0153】このように、本変形例によれば、MIM容 量40の大きさに対してシールド層が一回り大きく形成 されているため、MIM容量にノイズが結合するのを、 より防止することができる。

【0154】 [第3実施形態] 本発明の第3実施形態に よる半導体装置を図24及び図25を用いて説明する。 図24は、本実施形態による半導体装置を示す断面図で ある。図25は、本実施形態による半導体装置を示す平 面図である。図25(a)は、上部シールド層、上部電 極引き出し配線層及びMIM容量を示す平面図である。 図25(b)は、下部シールド層、下部電極引き出し配 線層及びMIM容量を示す平面図である。図1乃至図2 3に示す第1又は第2実施形態による半導体装置及びそ の製造方法と同一の構成要素には、同一の符号を付して 説明を省略または簡潔にする。

【0155】本実施形態による半導体装置は、下部電極 引き出し配線層22と下部シールド層14aとの間隔

bとの間隔と異なる場合に、下部シールド層14aのパターンと上部シールド層58bのパターンとを異なる幅に設定することにより、下部電極引き出し配線層22と下部シールド層14aとの間の寄生容量と、上部電極引き出し配線層50と上部シールド層58bとの間の寄生容量とをほぼ等しく設定することに主な特徴がある。

21

【0156】図25に示すように、下部シールド層14 aのメッシュ状のパターンの幅ws.は、例えば0.3μ mに設定されている。

【0157】下部電極引き出し配線層22のメッシュ状 10 のパターンの幅 w_0 、は、例えば0. $4 \mu m$ に設定されている。

【0158】下部電極裏打ち配線層30のメッシュ状の パターンの幅は、下部電極引き出し配線層22のメッシュ状のパターンの幅と等しく設定されている。

【0159】層間絶縁膜20aの厚さd、は、例えば400nmとなっている。

【0160】層間絶縁膜56aの厚さd。は、例えば800nmとなっている。

【0161】層間絶縁膜20aの材料と層間絶縁膜56 aの材料は、同一の材料が用いられており、層間絶縁膜20aの誘電率 Eと層間絶縁膜56aの誘電率 Eとは互いに等しくなっている。

【0162】上部電極引き出し配線層50のメッシュ状のパターンの幅 w_{ou} は、例えば $0.4\mu m$ に設定されている。

【0163】上部シールド層58のメッシュ状のパターンの幅w。」は、例えば0.6μmに設定されている。

【0164】ここで、下部シールド層14、下部電極引き出し配線層22、上部電極引き出し配線層50及び上 30部シールド層58のメッシュ状のパターンの幅の設計手法について説明する。

【0165】下部電極引き出し配線層22と下部シールド層14aとの間の対向面積をS、とし、上部電極引き出し配線層50と上部シールド層58bとの間の対向面積をS。とする。また、下部電極引き出し配線層22と下部シールド層14aとの間の寄生容量をC、とし、上部電極引き出し配線層50と上部シールド層58bとの間の寄生容量をC。とする。

【0166】下部電極引き出し配線層22と下部シール 40 ド層14aとの間の寄生容量C,は、

 $C_{L} = \varepsilon \times (S_{L}/d_{L})$

により表される。

【0167】また、上部電極引き出し配線層50と上部シールド層58bとの間の寄生容量C。は、

 $C_u = \varepsilon \times (S_u / d_u)$

により表される。

【0168】ここで、 $d_1/d_0=a$ とおくと、 $C_1=C_0$ となるためには、 $S_1/S_0=a$ となることが必要である。

【0169】下部電極引き出し配線層22のメッシュ状のパターンと下部シールド層14aのメッシュ状のパターンとが対向する部分の数をnとすると、対向面積S、は、

 $S_{\iota} = n \times (w_{o\iota} \times w_{s\iota})$ により表される。

【0170】また、上部電極引き出し配線層50のメッシュ状のパターンと上部シールド層58bのメッシュ状のパターンとが対向する部分の数をnとすると、対向面積S。は、

 $S_u = n \times (w_{ou} \times w_{su})$ により表される。

【0171】よって、下部シールド層14a、下部電極引き出し配線層22、上部電極引き出し配線層50、及び上部シールド層58bのメッシュ状のパターンの幅は、

 $S_{\iota}/S_{\upsilon} = (w_{\upsilon}_{\iota} \times w_{s\iota}) / (w_{\upsilon}_{\iota} \times w_{s\upsilon}) = a$ となるように、それぞれ設定すればよい。

【0172】メッシュ状のパターンについては、上述したような設計ルールを満足するように設定することを要するが、上述したように、下部シールド層14aのメッシュ状のパターンの幅 w_{s_1} を 0.3μ mとし、下部電極引き出し配線層50のメッシュ状のパターンの幅 w_{s_0} を 0.4μ mとし、上部電極引き出し配線層50のメッシュ状のパターンの幅 w_{s_0} を 0.4μ mとし、上部シールド層58bのメッシュ状のパターンの幅 w_{s_0} を 0.6μ mとすれば、上述した設計ルールを満足するため特段の問題はない。

【0173】このように、本実施形態によれば、下部シールド層14aと下部電極引き出し配線層22との間隔 d、と、上部電極引き出し配線層50と上部シールド層58bとの間隔 d、と、上部電極引き出し配線層50と上部シールド層14aを下部電極引き出し配線層22との間の寄生容量C、と、上部電極引き出し配線層50と上部シールド層58aとの間の寄生容量C。とをほぼ等しく設定することができる。本実施形態によれば、下部シールド層14aと下部電極引き出し配線層22との間の寄生容量C、と、上部電極引き出し配線層22との間の寄生容量C、と、上部電極引き出し配線層50と上部シールド層58bとの間の寄生容量C。とをほぼ等しくすることができるため、電気的特性の対称性を向上することができる。

【0174】(変形例)次に、本実施形態の変形例による半導体装置を図26及び図27を用いて説明する。図26は、本変形例による半導体装置を示す断面図である。図27は、本変形例による半導体装置を示す平面図である。図27(a)は、上部シールド層、上部電極引き出し配線層及びMIM容量を示す平面図である。図27(b)は、下部シールド層、下部電極引き出し配線層50及びMIM容量を示す平面図である。

(13)

【0175】本変形例による半導体装置は、下部シール ド層14bのメッシュ状のパターンの幅ws、を狭く設定 しているのみならず、下部電極引き出し配線層22aの メッシュ状のパターンの幅w。、をも狭く設定し、また、 上部シールド層58cのメッシュ状のパターンの幅wsu を広く設定しているのみならず、上部電極引き出し配線 層50aのメッシュ状のパターンの幅w。」をも広く設定 していることに主な特徴がある。

【0176】図26及び図27に示すように、下部シー ルド層14aのメッシュ状のパターンの幅ws. は、例え 10 ば0. 3μmに設定されている。

【0177】下部電極引き出し配線層22aのメッシュ 状のパターンの幅w。、も、下部シールド層14aのメッ シュ状のパターンの幅ws, と同様に、例えば0. 3μm に設定されている。

【0178】層間絶録膜20aの厚さ d、は、例えば4 00nmとなっている。

【0179】層間絶縁膜56aの厚さd。は、例えば8 00nmとなっている。

【0180】層間絶縁膜20aの材料と層間絶縁膜56 20 aの材料は、同一の材料が用いられている。 層間絶縁膜 20aの誘電率と層間絶縁膜56aの誘電率とは、互い に等しくなっている。

【0181】上部電極引き出し配線層50aのメッシュ 状のパターンの幅w。」は、例えば0. 42μmに設定さ れている。

【0182】上部シールド層58cのメッシュ状のパタ ーンの幅wsuも、上部電極引き出し配線層50aのメッ シュ状のパターンの幅w。」と同様に、例えば0. 42μ mに設定されている。

【0183】下部シールド層14a、下部電極引き出し 配線層22a、上部電極引き出し配線層50a、上部シ ールド層58cのメッシュ状のパターンの幅wsc、

wo,、wo,、wo,は、それぞれ上述した設計手法により 設定すればよい。

【0184】下部シールド層14aのパターンの幅ws、 及び下部電極引き出し配線層22aのパターンの幅w。」 を例えば0.3μmとし、上部電極引き出し配線層50 aのパターンの幅w。」と上部シールド層58cのパター ンの幅 w_{su} を例えば $0.42 \mu m$ としても、上記のよう 40 な設計ルールを満足するため、特段の問題はない。

【0185】このように、下部シールド層14bのメッ シュ状のパターンの幅w。、を狭く設定しているのみなら ず、下部電極引き出し配線層22aのメッシュ状のパタ ーンの幅w。、をも狭く設定し、また、上部シールド層5 8 cのメッシュ状のパターンの幅ws』を広く設定してい るのみならず、上部電極引き出し配線層50aのメッシ ュ状のパターンの幅w。」をも広く設定しても、下部シー ルド層14bと下部シールド層22aとの間の寄生容量 C、と、上部電極引き出し配線層50aと上部シールド

層58cとの間の寄生容量C。とをほぼ等しく設定する ことができる。従って、本変形例によっても、下部シー ルド層14aと下部電極引き出し配線層22aとの間の 寄生容量C、と、上部電極引き出し配線層50aと上部 シールド層58 c との間の寄生容量C。とをほぼ等しく することができ、電気的特性の対称性を向上することが できる。

【0186】 [第4実施形態] 本発明の第4実施形態に よる半導体装置を図28を用いて説明する。図28は、 本実施形態による半導体装置を示す断面図及び平面図で ある。図28(b)は、本実施形態による半導体装置を 示す平面図である。図28 (a) は、図28 (b) のB -B' 線断面図である。図1乃至図27に示す第1乃至 第3実施形態による半導体装置及びその製造方法と同一 の構成要素には、同一の符号を付して説明を省略または 簡潔にする。

【0187】本実施形態による半導体装置は、絶縁膜4 4の側壁部分に残存した積層膜39が、下部シールド層 14や上部シールド層58に電気的に接続されているこ とに主な特徴がある。

【0188】図28に示すように、層間絶縁膜20及び キャップ層18には、下部シールド層14に電気的に接 続されたビア128及び導電層130が埋め込まれてい る。ピア128及び導電層130は、下部電極引き出し 配線層22と同一のCu層により構成されている。

【0189】層間絶縁膜26及びキャップ層24には、 導電層130に電気的に接続されたビア132及び導電 層134が埋め込まれている。ビア132及び導電層1 34は、同一のCu層により構成されている。

【0190】絶縁膜44の側壁部分には、積層膜39が 残存している。 絶縁膜44の側壁部分に残存した積層膜 39は、図28 (b) に示すようにリング状になってい

【0191】積層膜39を構成するTiN膜33は、導 電層134に電気的に接続されている。

【0192】層間絶縁膜46には、導電層134に電気 的に接続されたビア136及び導電層138が埋め込ま れている。ビア136及び導電層138は、同一のCu 層により構成されている。ビア136は、積層膜39を 構成するTiN膜37に電気的に接続されている。

【0193】層間絶縁膜56に埋め込まれた上部シール ド層58は、層間絶縁膜56及びキャップ層54に埋め 込まれたビア140を介して導電層138に電気的に接 続されている。

【0194】下部シールド層14及び上部シールド層5 8は、例えばグランド(図示せず)等の固定電位に接続 される。

【0195】このように本実施形態による半導体装置 は、絶縁膜44の側壁部分に残存した積層膜39が、下 部シールド層14や上部シールド層58に電気的に接続

されていることに主な特徴がある。

【0196】絶縁膜44の側壁部分に積層膜39が残存している場合、積層膜39はMIM容量40に対する寄生容量となり得る。このため、絶縁膜44の側壁部分に残存した積層膜39が固定電位に接続されることなくフローティング状態になっていると、MIM容量40の静電容量が変動しまうこともあり得る。

25

【0197】これに対し、本実施形態では、絶縁膜44の側壁部分に残存した積層膜39が、ピア128、132、136、140、導電層130、134、138、下部シールド層14、上部シールド層58等を介して固定電位に接続されるため、MIM容量40の静電容量が変動するのを防止することができる。

【0198】 [第5実施形態] 本発明の第5実施形態による半導体装置を図29を用いて説明する。図29は、本実施形態による半導体装置を示す断面図である。図1乃至図28に示す第1乃至第4実施形態による半導体装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。

【0199】本実施形態による半導体装置は、MIM容 20 量40の下方の半導体基板10に、配線や半導体素子が 形成されていることに主な特徴がある。

【0200】図29に示すように、シリコンより成る半 導体基板10には、素子領域142を画定する素子分離 領域144が形成されている。

【0201】素子分離領域144により画定された素子 領域142には、pチャネルMOSトランジスタ146 とnチャネルMOSトランジスタ148とを有するCM OS回路150が形成されている。

【0202】pチャネルMOSトランジスタ146は、側面にサイドウォール絶縁膜152が形成されたp形のゲート電極154と、ゲート電極154の両側に形成されたp形のソース/ドレイン領域156a、156bとを有している。

【0203】 nチャネルMOSトランジスタ148は、 側面にサイドウォール絶縁膜152が形成された n形の ゲート電極158と、ゲート電極158の両側に形成さ れた n形のソース/ドレイン領域160a、160bと を有している。

【0204】pチャネルMOSトランジスタ146及び 40 ればならなかった。 nチャネルMOSトランジスタ148が形成された半導 【0218】これに 体基板10上には、SiO,より成る層間絶縁膜162 容量40の下方に が形成されている。 ため、MIM容量4

【0205】層間絶縁膜162には、ピア164a、164b及び配線層166a、166bが埋め込まれている。ピア164a、164b及び配線層166a、166bは、同一のCu層により構成されている。

【0206】ビア164a及び配線層166aは、pチャネルMOSトランジスタ146のソース/ドレイン領域156aに電気的に接続されている。

【0207】ビア164b及び配線層166bは、nチャネルMOSトランジスタ148のソース/ドレイン領域160bに電気的に接続されている。

【0208】ピア164a、164b及び配線層160 a、160bが埋め込まれた層間絶縁膜162上には、 SiO,より成る層間絶縁膜168が形成されている。

【0209】層間絶縁膜168には、ビア170及び配線層172が埋め込まれている。ビア170及び配線層172は、同一のCu層により構成されている。ビア170及び配線層172は、配線層166aに電気的に接続されている。

【0210】ビア170及び配線層172が埋め込まれた層間絶縁膜168上には、SiO,より成る層間絶縁膜174が形成されている。

【0211】層間絶縁膜174には、ビア176及び配線層178が埋め込まれている。ビア176及び配線層178は、同一のCu層により構成されている。ビア176及び配線層178は、配線層172に電気的に接続されている。

【0212】ビア176及び配線層178が埋め込まれた層間絶縁膜174上には、層間絶縁膜12が形成されている。

【0213】キャップ層62上には、SiO,より成る 層間絶縁膜180が形成されている。

【0214】層間絶縁膜180には、Cuよりなる配線 層182が埋め込まれている。

【0215】配線層182が埋め込まれた層間絶縁膜180上には、キャップ層184が形成されている。

【0216】このように本実施形態による半導体装置 は、MIM容量40の下方に配線層や半導体素子等が形成されており、また、MIM容量の上方に配線層等が形成されていることに主な特徴がある。

【0217】MIM容量の下方や上方に単に配線層や半導体素子等を形成した場合には、MIM容量にノイズが結合してしまうこととなる。このため、従来は、MIM容量の下方や上方に配線層や半導体素子を設けることができなかった。このため、従来は、MIM容量を形成した場合には、MIM容量を形成するスペースを、配線層や半導体案子を形成する領域と異なる領域に確保しなければならなかった。

【0218】これに対し、本実施形態によれば、MIM容量40の下方に下部シールド層14が形成されているため、MIM容量40を下部シールド層14によりシールドすることができる。従って、本実施形態によれば、MIM容量40の下方に、トランジスタ等の半導体素子や配線層等を配置することができる。

【0219】また、本実施形態によれば、MIM容量の上方に上部シールド層58が形成されているため、MIM容量40を上部シールド層58によりシールドすることができる。従って、本実施形態によれば、MIM容量

27

40の上方に配線層182等を配置することができる。 【0220】このように、本実施形態によれば、MIM容量の上方や下方に配線層や半導体素子等を配置することができるため、省スペース化を図ることができ、チップ面積を小さくすることができる。従って、本実施形態によれば、MIM容量を有する半導体装置を安価に提供することが可能となる。

【0221】 [第6実施形態] 本発明の第6実施形態による半導体装置を図30を用いて説明する。図30は、本実施形態による半導体装置を示す断面図である。図1 10 乃至図29に示す第1万至第5実施形態による半導体装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。

【0222】本実施形態による半導体装置は、メッシュ 状の下部シールド層14cが、半導体基板10に埋め込 まれていることに主な特徴がある。

【0223】図30に示すように、半導体基板10には、SiO、より成る四角柱状の絶縁層144aが複数埋め込まれている。絶縁層144aは、例えばSTI

(Shallow Trench Isolation) 法により形成されている。 絶縁層144aは、素子分離領域144を形成するのと同時に同一工程で形成することができる。

【0224】半導体基板10には、メッシュ状の下部シールド層14cが埋め込まれている。下部シールド層14cは、絶縁層144aに自己整合で半導体基板10に不純物を導入することにより形成されている。下部シールド層14cは、ソース/ドレイン領域160a、160bを形成するのと同時に同一工程で形成することができる。

【0225】下部シールド層14cが形成された半導体 30 基板10上には、層間絶縁膜162が形成されている。

【0226】層間絶縁膜162には、下部電極引き出し配線層22が埋め込まれている。また、層間絶縁膜162には、ビア186及び配線層188が埋め込まれている。配線層188及びビア186は、ソース/ドレイン領域160bに電気的に接続されている。

【0227】こうして、本実施形態による半導体装置が構成されている。

【0228】このように、下部シールド層14cを半導体基板10に埋め込むようにしてもよい。

【0229】 [変形実施形態] 本発明は上記実施形態に限らず種々の変形が可能である。

【0230】例えば、上記実施形態では、MIM容量の 上方及び下方の両方にそれぞれシールド層を設けたが、 シールド層は必ずしもMIM容量の上方及び下方の両方 に設けなくてもよく、必要に応じてMIM容量の上方又 は下方のいずれか一方にのみ設けるようにしてもよい。

【0231】また、上記実施形態では、下部電極裏打ち 配線層を形成したが、必ずしも下部電極裏打ち配線層を 形成しなくてもよい。例えば、下部電極裏打ち配線層を 50

形成することなく、下部電極引き出し配線層上にMIM 容量を形成してもよい。

【0232】また、上記実施形態では、ビアの材料としてCuを用いたが、ビアの材料はCuに限定されるものではなく、例えばW(タングステン)等あらゆる材料を用いることができる。

【0233】また、上記実施形態では、配線の材料としてCuを用いたが、配線の材料はCuに限定されるものではなく、例えばA1等あらゆる材料を用いることができる。

【0234】また、上記実施形態では、シールド層のメッシュ状のパターンのピッチと引き出し配線層のメッシュ状のパターンのピッチとを等しく設定したが、シールド層のメッシュ状のパターンのピッチと引き出し配線層のメッシュ状のパターンのピッチと引き出し配線層のメッシュ状のパターンのピッチと引き出し配線層のメッシュ状のパターンのピッチと引き出し配線層のメッシュ状のパターンのピッチとの比が、ほぼ整数になるようにピッチを設定してもよい。

【0235】また、上記実施形態では、シールド層や引き出し配線層等をメッシュ状に形成したが、メッシュ状のみならず、例えばストライプ状に形成してもよい。但し、メッシュ状のシールド層の方が、ストライプ状のシールド層と比べて、シールド効果の方向依存性がない点で優れている。また、メッシュ状のシールド層の方が、ストライプ状のシールド層と比べて、CADによる自動設計において自由度が高い。

【0236】また、上記実施形態では、シールド層や引き出し配線層等をメッシュ状に形成したが、シールド層や引き出し配線層に例えば複数の孔を形成してもよい。シールド層や引き出し配線層に複数の孔を形成した場合であっても、上述した設計ルールを満たしつつ、上記実施形態と同様のシールド効果を奏することが可能である。

【0237】また、上記実施形態では、下部シールド層 14のメッシュ状のパターンと下部電極引き出し配線層 22のメッシュ状のパターンとの相対的な位置関係を、 互いに半ピッチずらし、上部電極引き出し配線層50の メッシュ状のパターンと上部シールド層58のメッシュ 状のパターンとの相対的な位置関係を、互いに半ピッチ ずらしたが、必ずしも半ピッチずらさなくてもよい。メ ッシュ状のパターンの相対的な位置関係を適宜ずらせ ば、寄生容量を適宜小さくすることが可能である。

【0238】また、第3実施形態では、上部電極引き出し配線層と上部シールド層との間隔 d。と、下部電極引き出し配線層と下部シールド層との間隔 d。とが異なる場合を例に説明したが、上部電極引き出し配線層と上部シールド層との間の層間絶縁膜 56 a の誘電率と、下部電極引き出し配線層と下部シールド層との間の層間絶縁膜 20 a の誘電率とが異なる場合にも適用することがで

29

きる。

【0239】また、第4実施形態では、絶縁膜44の側 壁部分に残存した積層膜39を下部シールド層14や上 部シールド層58に電気的に接続する場合を例に説明し たが、絶縁膜44の側壁部分に残存した積層膜39は、 必ずしも、下部シールド層14や上部シールド層58に 電気的に接続する必要はなく、あらゆる固定電位に接続 することができる。例えば、絶縁膜44の側壁部分に残 存した積層膜39を、電源線や接地線等の固定電位に接 続するようにしてもよい。

【0240】(付記1) 半導体基板と、前記半導体基 板の上方に形成され、下部電極と、前記下部電極上に形 成された容量絶縁膜と、前記容量絶縁膜上に形成された 上部電極とを有する容量素子と、少なくとも前記容量素 子の上方又は下方に形成されたシールド層と、前記容量 素子と前記シールド層との間に形成され、前記下部電極 又は前記上部電極に電気的に接続された引き出し配線層 とを有し、前記シールド層及び前記引き出し配線層に、 それぞれ複数の孔が形成されていることを特徴とする半 導体装置。

【0241】(付記2) 付記1記載の半導体装置にお いて、前記シールド層及び前記引き出し配線層が、メッ シュ状のパターンになっていることを特徴とする半導体 装置。

【0242】(付記3) 付記1記載の半導体装置にお いて、前記シールド層及び前記引き出し配線層が、スト ライプ状のパターンになっていることを特徴とする半導 体装置。

【0243】(付記4) 付記2又は3記載の半導体装 置において、前記シールド層のパターンのピッチと、前 30 記引き出し配線層のパターンのピッチとの比が、ほぼ整 数になっていることを特徴とする半導体装置。

【0244】(付記5) 付記2乃至4のいずれかに記 載の半導体装置において、前記シールド層のパターンと 前記引き出し配線層のパターンとが、互いにずれている ことを特徴とする半導体装置。

【0245】(付記6) 付記1乃至5のいずれかに記 載の半導体装置において、前記シールド層は、前記容量 秦子が形成されている範囲より広い範囲に形成されてい ることを特徴とする半導体装置。

【0246】(付記7) 付記1乃至6のいずれかに記 載の半導体装置において、前記容量素子の下方の前記半 導体基板に、前記シールド層を隔てて形成された半導体 素子を更に有することを特徴とする半導体装置。

【0247】(付記8) 付記1乃至7のいずれかに記 載の半導体装置において、前記容量素子の少なくとも上 方又は下方に、前記シールド層を隔てて形成された配線 層を更に有することを特徴とする半導体装置。

【0248】(付記9) 付記1乃至8のいずれかに記 載の半導体装置において、前記シールド層が、前記半導 50

体基板に埋め込まれていることを特徴とする半導体装

【0249】(付記10) 付記1乃至9のいずれかに 記載の半導体装置において、前記容量素子の周囲に、前 記容量素子の上面の高さとほぼ等しい高さを有する絶縁 膜が形成されていることを特徴とする半導体装置。

【0250】(付記11) 付記10記載の半導体装置 において、前記絶縁膜の側壁部分に残存した導雷膜が、 固定電位に接続されることを特徴とする半導体装置。

【0251】(付記12) 付記10記載の半導体装置 において、前記導電膜は、前記シールド層に電気的に接 続されていることを特徴とする半導体装置。

【0252】(付記13) 付記1乃至12のいずれか に記載の半導体装置において、前記上部電極の厚さが、 前記下部電極の厚さより厚いことを特徴とする半導体装 置。

【0253】(付記14) 付記1乃至13のいずれか に記載の半導体装置において、前記上部電極上に、エッ チングストッパ膜が形成されていることを特徴とする半 導体装置。

【0254】(付記15) 付記1乃至14のいずれか に記載の半導体装置において、前記容量素子のパターン は、前記容量素子の内側の部分を構成する第1の基本パ ターンと、前記容量素子の周縁を含む部分を構成する第 2の基本パターンと、前記容量素子の角を含む部分を構 成する第3の基本パターンとが、それぞれ複数組み合わ さって構成されていることを特徴とする半導体装置。

【0255】(付記16) 付記15記載の半導体装置 において、前記引き出し配線層のパターンは、前記第1 乃至前記第3の基本パターンにそれぞれ対応するように 形成された複数の基本パターンが組み合わさって構成さ れていることを特徴とする半導体装置。

【0256】(付記17) 付記15又は16記載の半 導体装置において、前記シールド層のパターンは、前記 第1乃至前記第3の基本パターンにそれぞれ対応するよ うに形成された複数の基本パターンが組み合わさって構 成されていることを特徴とする半導体装置。

【0257】(付記18) 付記1乃至17のいずれか に記載の半導体装置において、前記シールド層及び前記 引き出し配線層が、前記容量素子の上方及び下方にそれ ぞれ形成されていることを特徴とする半導体装置。

【0258】(付記19) 半導体基板と、前記半導体 基板の上方に形成され、下部電極と、前記下部電極上に 形成された容量絶縁膜と、前記容量絶縁膜上に形成され た上部電極とを有する容量素子と、前記容量素子の下方 に形成された下部シールド層と、前記容量素子の上方に 形成された上部シールド層と、前記容量素子と前記下部 シールド層との間に形成され、前記下部電極に電気的に 接続された下部電極引き出し配線層と、前配容量素子と 前記上部シールド層との間に形成され、前記上部電極に

電気的に接続された上部電極引き出し配線層とを有し、 前記下部シールド層、前記上部シールド層、前記下部電 極引き出し配線層及び前記上部電極引き出し配線層に、 それぞれ複数の孔が形成されており、前記下部シールド 層と前記下部電極引き出し配線層との間の寄生容量と、 前記上部シールド層と前記上部電極引き出し配線層との 間の寄生容量とが、ほぼ等しくなるように、前記下部シ ールド層と前記下部電極引き出し配線層とが対向する部 分の面積と、前記上部シールド層と前記上部電極引き出 し配線層とが対向する部分の面積とが、それぞれ設定さ 10 れていることを特徴とする半導体装置。

【0259】(付記20) 付記19記載の半導体装置において、前記下部シールド層と前記下部電極引き出し配線層との間隔と、前記上部シールド層と前記上部電極引き出し配線層との間隔が、互いに異なっていることを特徴とする半導体装置。

【0260】(付記21) 付記19又は20記載の半 導体装置において、前記下部シールド層と前記下部引き 出し配線層との間に形成された第1の絶縁膜の誘電率 と、前記上部シールド層と前記上部引き出し配線層との 20 間に形成された第2の絶縁膜の誘電率とが、互いに異なっていることを特徴とする半導体装置。

【0261】(付記22) 半導体基板の上方に、下部電極と、前記下部電極上に形成された容量絶縁膜と、前記容量絶縁膜上に形成された上部電極とを有する容量素子を形成する工程を有する半導体装置の製造方法において、前記容量素子を形成する工程の前に、複数の孔が形成された下部シールド層を形成する工程と、複数の孔が形成された下部電極引き出し配線層を形成する工程とを有することを特徴とする半導体装置の製造方法。

【0262】(付記23) 半導体基板の上方に、下部電極と、前記下部電極上に形成された容量絶縁膜と、前記容量絶縁膜上に形成された上部電極とを有する容量素子を形成する工程を有する半導体装置の製造方法において、前記容量素子を形成する工程の後に、複数の孔が形成された上部電極引き出し配線層を形成する工程と、複数の孔が形成された上部シールド層を形成する工程とを有することを特徴とする半導体装置の製造方法。

【0263】(付記24) 半導体基板の上方に、下部 電極と、前記下部電極上に形成された容量絶縁膜と、前 40 記容量絶縁膜上に形成された上部電極とを有する容量素子を形成する工程を有する半導体装置の製造方法において、前記容量素子を形成する工程の前に、複数の孔が形成された下部シールド層を形成する工程と、複数の孔が形成された下部電極引き出し配線層を形成する工程とを有し、前記容量素子を形成する工程の後に、複数の孔が形成された上部電極引き出し配線層を形成する工程と、複数の孔が形成された上部シールド層を形成する工程とを有することを特徴とする半導体装置の製造方法。

【0264】(付記25) 付記22乃至24のいずれ 50 近に限定されることなくMIM容量を形成することが可

かに記載の半導体装置の製造方法において、前記容量素 子を形成する工程の前に、前記容量素子が形成される領域の周囲に、前記容量素子の上面とほぼ等しい高さを有する第1の絶縁膜を形成する工程と、前記容量素子を形成する工程の後に、前記容量素子上及び前記第1の絶縁膜上に第2の絶縁膜を形成する工程と、前記第2の絶縁膜の表面を平坦化する工程とを更に有することを特徴とする半導体装置の製造方法。

[0265]

【発明の効果】以上の通り、本発明によれば、MIM容量の上方や下方にシールド層がシールド層が形成されているため、MIM容量にノイズが結合するのを防止することができる。

【0266】また、本発明によれば、下部シールド層、下部電極引き出し配線層、下部電極裏打ち配線層、上部電極引き出し配線層、及び上部シールド層のパターンがいずれもメッシュ状に形成されているため、所定の設計ルールを満たしつつ、MIM容量にノイズが結合するのを防止することができる。

20 【0267】また、本発明によれば、下部シールド層の メッシュ状のパターンと下部電極引き出し配線層のメッ シュ状のパターンとの相対的な位置関係が、互いにずれ ているため、下部シールド層と下部電極引き出し配線層 との間の寄生容量を極めて小さくすることができる。ま た、本発明によれば、上部電極引き出し配線層のメッシュ状のパターンと上部シールド層のメッシュ状のパター ンとの相対的な位置関係が、互いにずれているため、上 部電極引き出し配線層と上部シールド層との間の寄生容 量を極めて小さくすることができる。このため、本発明 によれば、寄生容量により電気的特性に悪影響が及ぶの を防止することができる。

【0268】また、本発明によれば、MIM容量の周囲に、MIM容量の上面とほぼ等しい高さを有する絶縁膜を形成するため、層間絶縁膜の表面がMIM容量の上方で盛り上がってしまうのを防止することができ、層間絶縁膜の表面の高さを全体としてほぼ均一にすることができる。このため、本発明によれば、層間絶縁膜の表面をCMP法により平坦化することが可能となり、ダマシン法により上部電極引き出し配線層等を層間絶縁膜等に埋め込むことが可能となる。従って、本発明によれば、上部電極引き出し配線層等の材料としてCu等を用いることが可能となる。

【0269】また、本発明によれば、表面の平坦な層間 絶縁膜に上部電極引き出し配線層を埋め込むことができ るので、上部電極引き出し配線層に断線等が生じるのを 防止することができ、高い信頼性を得ることが可能とな る。

【0270】また、本発明によれば、MIM容量上に層間絶縁膜等を形成することが可能となるため、最上層付近に限定されることなくMIM容量を形成することが可

33

能となる。

【0271】また、本発明によれば、最上層付近に限定されることなくMIM容量を形成することができるため、MIM容量や上部電極引き出し配線層の上方に上部シールド層等を形成することも可能となる。

【0272】また、本発明によれば、MIM容量の周囲に形成されるMIM容量の上面とほぼ等しい高さを有する絶縁膜は、積層膜をパターニングしてMIM容量を形成する際に下地がエッチングされるのを防止するハードマスクを兼ねるものである。従って、本発明によれば、工程の増加を招くことなく、表面の高さがほぼ均一な層間絶縁膜を形成することが可能となる。

【0273】また、本発明によれば、MIM容量の上部 電極が厚く形成されているため、配線層に達する深いコ ンタクトホールを形成する場合であっても、コンタクト ホールがMIM容量の上部電極を突き抜けて容量絶縁膜 に達してしまうのを防止することができる。

【0274】また、本発明によれば、MIM容量上にエッチングストッパ膜が形成されているので、コンタクトホールがMIM容量の上部電極を突き抜けて容量絶縁膜 20に達してしまうのを防止することができる。

【0275】また、本発明によれば、複数の基本ブロックを適宜配置することによりMIM容量、引き出し配線層、及びシールド層等のパターンを構成することができるため、CAD等を用いてMIM容量、引き出し配線層、及びシールド層等のパターンを容易に構成することができる。

【0276】また、本発明によれば、各基本ブロックの配置により得られる容量値 C_1 、 C_2 、 C_3 と、各基本ブロックの配置数 n_1 、 n_2 、 n_3 とから、容易にMIM容量の容量値Cを算出することができるため、設計の容易化を図ることができる。

【0277】また、本発明によれば、MIM容量の大きさに対してシールド層が一回り大きく形成することにより、MIM容量にノイズが結合するのを、より防止することができる。

【0278】また、本発明によれば、下部シールド層と下部電極引き出し配線層との間隔 d、と、上部電極引き出し配線層と上部シールド層との間隔 d。が異なる場合であっても、下部シールド層との間隔 d。が異なる場合であっても、下部シールド層の幅 ws。と上部シールド層との幅 ws。とを異ならせることにより、下部シールド層と下部電極引き出し配線層との間の寄生容量 C。とをほぼ等しく設定することができる。本発明によれば、下部シールド層と下部電極引き出し配線層との間の寄生容量 C。とをほぼ等しく設定することができる。本発明によれば、下部シールド層と下部電極引き出し配線層と上部シールド層との間の寄生容量 C。とをほぼ等しくすることができるため、より効果的にノイズをシールドすることができる。

【0279】また、本発明によれば、下部シールド層の 50

メッシュ状のパターンの幅ws」を狭く設定しているのみならず、下部電極引き出し配線層のメッシュ状のパターンの幅wo」をも狭く設定し、また、上部シールド層のメッシュ状のパターンの幅ws」を広く設定しているのみならず、上部電極引き出し配線層のメッシュ状のパターンの幅wo」をも広く設定しても、下部シールド層と下部シールド層との間の寄生容量C」と、上部電極引き出し配線層と上部シールド層との間の寄生容量C」とをほぼ等しく設定することができる。

【0280】また、本発明によれば、絶縁膜の側壁部分に残存した積層膜が、ピア、導電層、下部シールド層、上部シールド層等を介して固定電位に接続されるため、MIM容量の静電容量が変動するのを防止することができる。

【0281】また、本発明によれば、MIM容量の上方や下方に配線層や半導体素子等を配置することができるため、省スペース化を図ることができ、チップ面積を小さくすることができる。従って、本発明によれば、MIM容量を有する半導体装置を安価に提供することが可能となる。

【図面の簡単な説明】

【図1】本発明の第1実施形態による半導体装置を示す断面図である。

【図2】本発明の第1実施形態による半導体装置を示す 平面図(その1)である。

【図3】本発明の第1実施形態による半導体装置を示す 平面図(その2)である。

【図4】本発明の第1実施形態による半導体装置の製造 方法を示す工程断面図(その1)である。

30 【図5】本発明の第1実施形態による半導体装置の製造方法を示す工程断面図(その2)である。

【図6】本発明の第1実施形態による半導体装置の製造 方法を示す工程断面図(その3)である。

【図7】本発明の第1実施形態による半導体装置の製造 方法を示す工程断面図(その4)である。

【図8】本発明の第1実施形態による半導体装置の製造 方法を示す工程断面図(その5)である。

【図9】本発明の第1実施形態による半導体装置の製造 方法を示す工程断面図(その6)である。

【図10】本発明の第1実施形態による半導体装置の製造方法を示す工程断面図(その7)である。

【図11】本発明の第1実施形態による半導体装置の製造方法を示す工程断面図(その8)である。

【図12】本発明の第1実施形態による半導体装置の製造方法を示す工程断面図(その9)である。

【図13】本発明の第1実施形態による半導体装置の製造方法を示す工程断面図(その10)である。

【図14】本発明の第1実施形態による半導体装置の製造方法を示す工程断面図(その11)である。

【図15】本発明の第1実施形態による半導体装置の製

造方法を示す工程断面図(その12)である。

【図16】本発明の第1実施形態による半導体装置の製 造方法を示す工程断面図(その13)である。

【図17】本発明の第1実施形態による半導体装置の製 造方法を示す工程断面図(その14)である。

【図18】本発明の第1実施形態による半導体装置の製 造方法を示す工程断面図(その15)である。

【図19】本発明の第1実施形態による半導体装置の製 造方法を示す工程断面図(その16)である。

【図20】本発明の第1実施形態の変形例(その1)に 10 52…孔 よる半導体装置を示す工程断面図である。

【図21】本発明の第1実施形態の変形例(その2)に よる半導体装置を示す工程断面図である。

【図22】本発明の第2実施形態による半導体装置のパ ターンのレイアウトを示す平面図である。

【図23】本発明の第2実施形態の変形例による半導体 装置のパターンのレイアウトを示す平面図である。

【図24】本発明の第3実施形態による半導体装置を示 す断面図である。

【図25】本発明の第3実施形態による半導体装置を示 20 す平面図である。

【図26】本発明の第3実施形態の変形例による半導体 装置を示す断面図である。

【図27】本発明の第3実施形態の変形例による半導体 装置を示す平面図である。

【図28】本発明の第4実施形態による半導体装置を示 す断面図及び平面図である。

【図29】本発明の第5実施形態による半導体装置を示 す断面図である。

【図30】本発明の第6実施形態による半導体装置を示 30 90…レジスト膜 す断面図である。

【符号の説明】

- 10…半導体基板
- 12…層間絶縁膜
- 14、14a、14b…下部シールド層
- 1 6…羽。
- 18…キャップ層
- 20、20 a…層間絶縁膜
- 22、22a…下部電極引き出し配線層
- 24…キャップ層
- 26…層間絶縁膜
- 28…ピア
- 30…下部電極裏打ち配線層
- 32…孔
- 33…TiN膜
- 3 4 … 下部電極
- 35…SiO,膜
- 3 6…容量絶縁膜
- 37…TiN膜
- 38、38a、38b…上部電極

- 39…積層膜
- 40、40a、40b…MIM容量
- 40,,~40,,…基本パターン
- 42…キャップ層
- 44…絶縁膜
- 46…層間絶縁膜
- 48…ピア
- 50、50a…上部電極引き出し配線層
- 50,1~50,,…基本パターン
- - 54…キャップ層
 - 56、56 a…層間絶縁膜
 - 58、58a~58c…上部シールド層
 - 58,1~58,,…基本パターン
 - 60…孔
 - 62…キャップ層
 - 64…レジスト膜
 - 66…溝
 - 68…Cu層
- 70…溝
 - 72…Cu層
 - 74…レジスト膜
 - 76…開口部
 - 78…コンタクトホール
 - 80…レジスト膜

 - 84…Cu層
 - 86…レジスト膜
 - 88…開口部

 - 9 2…凹み
 - 94…レジスト膜
 - 96…開口部
 - 98…コンタクトホール
 - 100…溝
 - 102…レジスト膜
 - 104…溝
 - 106…Cu層
 - 108…配線層
- 40 110…コンタクトホール
 - 112…エッチングストッパ膜
 - 114…基本プロック
 - 116…基本ブロック
 - 118…基本プロック
 - 120…基本ブロック
 - 122…基本ブロック
 - 124…基本プロック
 - 126…基本プロック
 - 128…ビア
- 50 130…導電層

132…ビア 134…導電層 136…ビア 138…導電層 140…ビア

142…素子領域
144…素子分離領域

146…pチャネルMOSトランジスタ

148…nチャネルMOSトランジスタ

150···CMOS回路

152…サイドウォール絶縁膜

154…ゲート電極

156a、156b…ソース/ドレイン領域


158…ゲート電極

160a、160b…ソース/ドレイン領域

図1]


37

本発明の第1実施形態による半導体装置を示す断面図



【図3】

本発明の第1実施形態による半導体装置を示す平面図 (その2)



* 162…層間絶縁膜

164a、164b…ピア

166a、166b…配線層

168…層間絶縁膜

170…ビア

172…配線層

174…層間絶縁膜

176…ピア

178…配線層

10 180…層間絶縁膜

182…配線層


184…キャップ層


186…ピア

188…配線層

【図2】


本発明の第1実施形態による半導体装置を示す平面図 (その1)









本発明の第1実施形館による半導体装置の製造方法を示す 工程断面図 (その1)










【図5】

本発明の第1実施形態による半導体装置の製造方法を示す 工程断面図 (その2)









【図19】

本発明の第1実施形態による半導体装置の製造方法を示す 工程断面図 (その16)




【図20】


本発明の第1実施形態の変形例(その1)による半導体装置を 示す工程斯面図



【図6】


本発明の第1実施形態による半導体装置の製造方法を示す 工程斯面図 (その3)






【図7】


本発明の第1実施形態による半導体装置の製造方法を示す 工程斯面図 (その4)






【図12】


本発明の第1実施形態による半導体装置の製造方法を示す 工程断面図 (その9)









[図8]



【図24】

本発明の第1実施形態の変形例 (その2) による半導体装置を 示す工程断面図





【図21】




【図11】

[図10]

本発明の第1実施形態による半導体装置の製造方法を示す 工程断面図 (その7) 本発明の第1実施形態による半導体装置の製造方法を示す 工程断面図 (その8) (a) A (a) -14 -ī2 <u>16 16 16</u> -10 (ъ) 42 16 16 16 -12 (b) (c) -10 -30 24 -20 -18 22--12 -10 14-16 32 16 32 16 32


【図26】
本発明の第3実施形態の変形例による半導体装置を示す断面図






【図13】


本発明の第1実施形館による半導体装置の製造方法を示す 工程断面図(その10)






【図14】

本発明の第1実施形態による半導体装置の製造方法を示す 工程断面図(その11)









【図15】


本発明の第1実施形態による半導体装置の製造方法を示す 工程断面図 (その12)



【図16】

本発明の第1実施形態による半導体装置の製造方法を示す 工程断面図 (その13)





1-28 30

16 16 16

54 -50 -38 -36 -34 -26 -24 -20 -18 -12

-10

-106 -56 -54 -50 -36 -36 -34


-26 -24 -20 -18 -12

-10





【図17】

【図18】



000000000000






104 102




[図22]

本発明の第2実施形盤による半導体装置のパターンの レイアウトを示す平面図



【図23】

本発明の第2実施形態の変形例による半導体装置のパターンの レイアウトを示す平面図




特開2003-152085

(29)


【図25】

_ '

本発明の第3実施形盤による半導体装置を示す平面図




(b)




【図27】

本発明の第3実施形態の変形例による半導体装置を示す平面図



(b)







(30)

【図28】

【図29】




136





【図30】

本発明の第6実施形態による半導体装置を示す断面図



フロントページの続き

Fターム(参考) 5FO33 HH08 HH11 HH33 JJ01 JJ11 JJ19 KK08 KK11 KK33 MM01

MM21 PP15 PP27 PP28 QQ08

QQ09 QQ10 QQ25 QQ28 QQ37

RR04 RR06 SS15 W03 W10 XX00 XX01 XX02 XX03 XX24

XX31 XX34

5F038 AC04 AC05 AC15 BH10 BH19

CD18 DF01 EZ11 EZ14 EZ15

EZ20